h1_key

當(dāng)前位置:首頁(yè) >新聞資訊 > 技術(shù)文章>江蘇長(zhǎng)電/長(zhǎng)晶>扇出型晶圓級(jí)封裝FOWLP技術(shù)
扇出型晶圓級(jí)封裝FOWLP技術(shù)
2023-01-14 681次

  近年來(lái)芯片特征尺寸接近物理極限,先進(jìn)的包裝技術(shù)已成為繼續(xù)摩爾定律的有效途徑。一系列新的包裝技術(shù)出現(xiàn)在人們的視線中。而其中扇出型晶圓級(jí)封裝FOWLP被寄予厚望,它將為下一代緊湊型、高性能的電子設(shè)備提供堅(jiān)實(shí)而有力的支持。

  扇出型晶圓級(jí)封裝技術(shù)無(wú)需使用中介層或硅通孔(TSV),即可實(shí)現(xiàn)外形尺寸更小芯片的封裝異構(gòu)集成。在嵌入每個(gè)裸片時(shí),裸片間的空隙會(huì)有一個(gè)額外的I/O連接點(diǎn),在提高I/O數(shù)量的同時(shí),也會(huì)使得硅的利用率有所提升。在扇出型晶圓級(jí)封裝技術(shù)的加持下,具有成千上萬(wàn)I/O點(diǎn)的半導(dǎo)體器件可通過(guò)兩到五微米間隔線實(shí)現(xiàn)無(wú)縫連接,從而使互連密度最大化。


  工藝步驟


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  從晶圓代工廠(Foundry)生產(chǎn)完成的晶圓(Wafer)經(jīng)過(guò)測(cè)試后進(jìn)入生產(chǎn)線類似傳統(tǒng)封裝,扇出型封裝第一步也需要將來(lái)料晶圓切割成為裸晶。


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  扇出型封裝的主要特點(diǎn)是將切割后的裸晶組合成為重構(gòu)晶圓,與來(lái)料晶圓相比,重構(gòu)晶圓上裸晶之間的距離相對(duì)更大,因此方便構(gòu)造單位面積更大,輸入輸出(I/O)更多的芯片成品。


  塑封、去除載片

  完成重構(gòu)晶圓的貼片后,對(duì)重構(gòu)晶圓進(jìn)行塑封以固定和保護(hù)裸晶。然后將重構(gòu)晶圓載片移除,從而將裸晶對(duì)外的輸入輸出接口(I/O)露出。


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  制作再布線層

  為了將裸晶上的接口(I/O)引出至方便焊接的位置,在晶圓上通過(guò)金屬布線工藝制作再布線層(RDL)。


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  晶圓減薄

  為使芯片成品更輕薄,對(duì)晶圓進(jìn)行減薄加工。


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  植球

  在再布線層(RDL)所連接的金屬焊盤上進(jìn)行植球,方便后續(xù)芯片在印刷電路板(PCB)上的焊接。


扇出型晶圓級(jí)封裝FOWLP技術(shù)


  晶圓切割、芯片成品

  最后將重構(gòu)晶圓進(jìn)行切割,以得到獨(dú)立的芯片。

  芯片制造工藝的發(fā)展不會(huì)停滯,長(zhǎng)電科技在先進(jìn)封測(cè)領(lǐng)域深耕多年,擁有深厚的技術(shù)積累和堅(jiān)實(shí)的平臺(tái)。無(wú)論是現(xiàn)在還是未來(lái),長(zhǎng)電科技都將精準(zhǔn)把握市場(chǎng)趨勢(shì)、緊扣科技脈搏,為推動(dòng)芯片成品制造技術(shù)的突破與發(fā)展盡一份力量。

  • 長(zhǎng)電科技面向5G射頻功放推出的高密度異構(gòu)集成SiP解決方案
  • 長(zhǎng)電科技面向5G射頻功放打造的高密度異構(gòu)集成SiP解決方案,具備高密度集成、高良品率等顯著優(yōu)勢(shì)?!裨摲桨竿ㄟ^(guò)工藝流程優(yōu)化、輔助治具和設(shè)備升級(jí)等措施,將模組密度提升至上一代產(chǎn)品的1.5倍?!裨摲桨覆捎玫谋趁娼饘倩夹g(shù)有效提高模組的EMI屏蔽;并使用激光輔助鍵合來(lái)克服傳統(tǒng)的回流鍵合問(wèn)題。
    2023-06-20 479次
  • 長(zhǎng)電科技晶圓級(jí)封裝與傳統(tǒng)封裝有哪些不同?
  • 相比焊線封裝,晶圓級(jí)封裝省去了導(dǎo)線和基板,從而實(shí)現(xiàn)了更小的芯片面積和更高的封測(cè)效率。每顆芯片也因此獲得更優(yōu)的電熱性能和更低的成本優(yōu)勢(shì)。
    2023-01-14 754次
  • 長(zhǎng)電科技多芯片堆疊封裝技術(shù)(下)
  • 在上期長(zhǎng)電科技多芯片堆疊封裝技術(shù)(上)中,對(duì)長(zhǎng)電科技了解了多芯片堆疊封裝技術(shù)的優(yōu)勢(shì),以及芯片減薄、切割等多芯片堆疊封裝的關(guān)鍵工藝。本期繼續(xù)向您介紹芯片貼合等關(guān)鍵工藝,以及多芯片堆疊工藝的控制等內(nèi)容。
    2023-01-14 590次
  • 長(zhǎng)電科技多芯片堆疊封裝技術(shù)(上)
  • 多芯片堆疊封裝關(guān)鍵工藝?之芯片減薄、切割研磨后切割 主要針對(duì)較厚的芯片(厚度需求>60um),屬于較傳統(tǒng)的封裝工藝,成熟穩(wěn)定。晶圓在貼上保護(hù)膜后進(jìn)行減薄作業(yè),再使用刀片切割將芯片分開。適用于大多數(shù)的封裝。
    2023-01-14 913次
  • 長(zhǎng)電科技4納米芯片封裝技術(shù)
  • 長(zhǎng)電科技公司在先進(jìn)封測(cè)技術(shù)領(lǐng)域又取得新的突破,實(shí)現(xiàn)4納米(nm)工藝制程手機(jī)芯片的封裝,以及CPU、GPU和射頻芯片的集成封裝。4納米芯片是5納米之后、3納米之前,先進(jìn)的硅節(jié)點(diǎn)技術(shù),也是導(dǎo)入小芯片(Chiplet)封裝的一部分。
    2023-01-14 592次

    萬(wàn)聯(lián)芯微信公眾號(hào)

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺(tái)
    關(guān)注公眾號(hào),優(yōu)惠活動(dòng)早知道!
    10s
    溫馨提示:
    訂單商品問(wèn)題請(qǐng)移至我的售后服務(wù)提交售后申請(qǐng),其他需投訴問(wèn)題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部