目前,由于5G隨著通信、安全雷達、無人機等方面的快速發(fā)展,市場對通信模塊微型化、輕量化、高性能、低成本的需求日益增長,給半導(dǎo)體制造商帶來了復(fù)雜的技術(shù)和制造挑戰(zhàn)。
先進的包裝技術(shù)在這一產(chǎn)業(yè)創(chuàng)新趨勢中發(fā)揮著越來越重要的作用,也成為促進集成電路產(chǎn)業(yè)持續(xù)發(fā)展的關(guān)鍵因素。本文將介紹長電技術(shù)ECP包裝的技術(shù)優(yōu)勢和應(yīng)用范圍。
長電技術(shù)的ECP包裝可以實現(xiàn)芯片的五面包裝保護,有效解決晶圓彎曲問題,實現(xiàn)小芯片、大風(fēng)扇比風(fēng)扇包裝??捎糜诩砂b、光屏蔽、機械保護和可靠性增強、小型包裝和多芯片包裝。
ECP封裝技術(shù)優(yōu)勢
來料芯片減薄后劃成單顆,通過芯片鍵合工藝將芯片面朝下置于貼雙面膠膜的載體硅上,然后使用包覆膜對芯片進行包覆整平,此時已實現(xiàn)芯片的5面包覆。
緊接著需要在包覆膜背面鍵合支撐硅片,隨后去掉載體硅片便得到重構(gòu)晶圓。在重構(gòu)晶圓上完成重新布線和金屬凸塊工藝后,通過磨劃便得到最終封裝體。在整個制造過程中,鍵合的硅片作為支撐體一直存在直至磨片,可以有選擇地通過磨片來去掉支撐硅或者保留在封裝體中。圖1分別為來料芯片及最終實現(xiàn)扇出型ECP工藝封裝體。
圖1:扇出型ECP來料芯片(左)和最終封裝體(右)
ECP工藝最終可以實現(xiàn)200μm厚度而無需背露芯片的超薄型五面封裝,而封裝體背面鍵合支撐硅,也可以有效地提高封裝體的彎曲強度和板上機械熱循環(huán)可靠性。
運用該技術(shù)可以實現(xiàn)增強型WLCSP扇入封裝,扇入型封裝工藝可以實現(xiàn)最小封裝尺寸解決方案,降低晶圓生產(chǎn)制造及測試成本,同時滿足便攜產(chǎn)品短小輕薄的特點,主要可應(yīng)用于I/O接點數(shù)不多的工藝。側(cè)壁及底部實現(xiàn)包覆膜保護,可以有效提高封裝體對抗機械應(yīng)力及外部環(huán)境變化。
圖2:扇出型ECP封裝體
ECP封裝應(yīng)用范圍
ECP技術(shù)主要實現(xiàn)在以下方面的應(yīng)用,集成封裝,光屏蔽,機械保護及可靠性增強,小尺寸封裝和多芯片封裝等。針對單芯片扇出型封裝技術(shù),可以降低有效成本。
如圖3所示,受限于I/O數(shù)量及引腳間距,采用WLCSP封裝的芯片尺寸需0.8mm*0.8mm,但是通過扇出型ECP封裝技術(shù)并在保持引腳數(shù)目和間距的要求下,可以將芯片尺寸設(shè)計降低至0.55mm*0.47mm,晶圓上的有效芯片數(shù)量便可達到一倍以上的提升。
圖3:小尺寸WLCSP與扇出型封裝對比
相比起WLCSP,ECP在該方面的應(yīng)用可以有效地降低客戶成本。而芯片周圍的包覆膜材料起到了機械保護的作用,避免了WLCSP芯片因后續(xù)工藝操作轉(zhuǎn)移而造成的碎裂風(fēng)險,該尺寸也是扇出型ECP封裝在小尺寸芯片封裝的應(yīng)用。
圖4為采用扇出型ECP技術(shù)實現(xiàn)的射頻模塊封裝體,通過將不同功能和數(shù)量的芯片集成在一個封裝體內(nèi),在芯片的周圍制作電路布線,實現(xiàn)芯片間的互連,進而制備具有系統(tǒng)功能的封裝體。
圖4:多芯片扇出ECP封裝體
繼ECP封裝技術(shù),長電科技還深耕多維扇出集成技術(shù)XDFOITM(X-Dimensional Fan-out Integration, XDFOITM)。
XDFOI為一種以2.5D TSV-less為基本技術(shù)平臺的封裝技術(shù),在線寬/線距可達到2um/2um的同時,還可以實現(xiàn)多層布線層、 2D,2.5D和3D多種異構(gòu)封裝。
相比2.5D TSV封裝,具有更低的有效成本、更靈活的架構(gòu)設(shè)計, 更好的性能、更佳的可靠性,是一種適用于FPGA、CPU、GPU、ASIC、APU、AI、網(wǎng)絡(luò)通訊和5G互聯(lián)芯片等高端產(chǎn)品,同時也提供小芯片(Chiplet)及異構(gòu)封裝 (HIP Heterogeneous Integration Package)的系統(tǒng)封裝的解決方案。
圖5: 多芯片XDFOITM封裝體
展望未來,在芯片行業(yè)不斷向精益化發(fā)展的過程中,長電科技也將繼續(xù)研發(fā)新的技術(shù),優(yōu)化自己的產(chǎn)品,不斷提升自身的創(chuàng)新能力和服務(wù)能力并促進整個行業(yè)的發(fā)展。