h1_key

  全球半導(dǎo)體瑞薩推出新款時鐘發(fā)生器VersaClock® 7。此款具有內(nèi)部集成晶體版本可選的可編程時鐘發(fā)生器產(chǎn)品家族，適用于高端運算系統(tǒng)、有線基礎(chǔ)設(shè)施和數(shù)據(jù)中心設(shè)備中的PCIe®和網(wǎng)絡(luò)應(yīng)用。VersaClock® 7擁有無可比擬的靈活性，使設(shè)計人員能夠配置不同輸出頻率、設(shè)置輸入/輸出(I/O)電平和定義通用I/O(GPIO)引腳功能。在結(jié)合低功耗、高性價比和小尺寸封裝方面建立了全新標準。

  瑞薩電子時鐘產(chǎn)品部副總裁Zaher Baidas表示：“不同的應(yīng)用和設(shè)備對計時的需求可能存在很大差異，而且經(jīng)常在產(chǎn)品設(shè)計周期內(nèi)發(fā)生變化。VersaClock® 7為我們的用戶帶來可配置多種參數(shù)的靈活性，同時為他們的特定性能要求創(chuàng)造了最佳價值。

  位于內(nèi)華達州里諾市的Databeans公司首席分析師Susie Inouye表示：“高集成度和靈活可編程性有助于制造商減少元件數(shù)量，以節(jié)省占板空間和功耗。此外，使用更少的元件可以降低因供應(yīng)鏈中斷等問題而對生產(chǎn)造成的風(fēng)險。

  VersaClock® 7時鐘發(fā)生器的關(guān)鍵特性

  具有集成晶體選項的8-/12-差分輸出

  12k-20MHz RMS Jitter低至150fs

  支持1.8V/2.5V/3.3V供電電源

  數(shù)字保持和不同輸入無中斷切換

  支持SPI/I2C/SMBUS接口

  符合PCIe Gen 1-6標準

  支持同步以太網(wǎng)

  5mm×5mm、6mm×6mm QFN封裝，節(jié)省占板空間

  支持多達27種不同配置的OTP或外部懸掛EEPROM

  利用全新瑞薩IC工具箱(RICBox)

  實現(xiàn)輕松配置

  瑞薩提供全新瑞薩IC工具箱(RICBox)Windows應(yīng)用程序用于配置VersaClock® 7器件，使用戶能夠在評估板上完成配置創(chuàng)建和器件編程。RICBox作為一個新推出的平臺，向客戶提供最前沿的軟件，用于瑞薩產(chǎn)品的評估?？蛻艨梢允褂肞ython驅(qū)動或Windows GUI來創(chuàng)建自定義配置，并對評估板上的VersaClock® 7設(shè)備進行編程。

  用戶能夠通過設(shè)定高階參數(shù)來為器件創(chuàng)建優(yōu)化配置，而無需相關(guān)的專業(yè)知識。通過RICBox與瑞薩的創(chuàng)新云端實驗室平臺無縫對接，用戶可以下載他們所創(chuàng)建的配置并在本地使用RICBox進行操作?；蛘?，他們也可以從RICBox開始，將其配置上傳至云端實驗室來分析性能。

  成功產(chǎn)品組合

  瑞薩將VersaClock® 7時鐘發(fā)生器與眾多模擬和電源產(chǎn)品相結(jié)合，面向各類應(yīng)用構(gòu)建了全面的解決方案。如“AI加速器卡的電源與計時系統(tǒng)”成功產(chǎn)品組合，該解決方案整合了RC21008A可編程VersaClock® 7、9QXL2001 PCIe緩沖器，和ISL99390 90A智能功率級模塊。新款VersaClock® 7能夠在瑞薩云端實驗室中使用，供用戶利用相位噪聲分析儀評估電路板上特定時鐘配置的相位噪聲性能。其可以在“時鐘IC和時鐘計時解決方案”類別下獲得。

  瑞薩“成功產(chǎn)品組合”基于相互兼容且可無縫協(xié)作的器件，具備經(jīng)技術(shù)驗證的系統(tǒng)架構(gòu)，帶來優(yōu)化的低風(fēng)險設(shè)計，以加快產(chǎn)品上市速度。瑞薩現(xiàn)已基于其產(chǎn)品陣容中的各類產(chǎn)品，推出超過300款“成功產(chǎn)品組合”，從而加速用戶設(shè)計進程，更快地將產(chǎn)品推向市場。