h1_key

一、XC7VX690T-2FFG1927I描述：

  廠商名稱：XILINX(賽靈思)

  二級分類：FPGA現場可編程門陣列

  產品家族：Virtex-7

  PDF數據手冊：

  在線購買：

二、XC7VX690T-2FFG1927I概述

Xilinx Virtex®-7現場可編程門陣列是采用堆疊硅互連 (SSI) 技術的器件，可滿足各種應用的系統(tǒng)要求。FPGA是半導體器件，基于通過可編程互連系統(tǒng)連接的可配置邏輯塊 (CLB) 矩陣。Virtex-7適用于10G至100G網絡、便攜式雷達和ASIC原型設計等應用。Virtex-7屬于四個FPGA系列(其他系列為Spartan-7、Artix-7和Kintex-7)之一。Virtex-7器件還可滿足各種系統(tǒng)要求，包括小尺寸、成本敏感、大容量應用、超高端連接帶寬、邏輯容量和信號處理能力。Virtex-7 FPGA針對28nm系統(tǒng)性能和集成進行了優(yōu)化，具有多達96個高級串行收發(fā)器。

應用：100GE線路卡、24通道便攜式雷達波束形成器、10GPON/10GEPON OLT線路卡

 GTH收發(fā)器

 ●GTH收發(fā)器通電/斷電

 ●雖然VMGTAVCC在其推薦的工作范圍內通電，并且VMGTAVTT低于0.7V，但每個

 ●收發(fā)器來自VMGTAVCC。

 ●根據使用的收發(fā)器數量，此額外電流可能大于XPE中報告的消耗。

 GTH收發(fā)器眼睛掃描

 ●要使用GTH接收器眼睛掃描，RX\u DATA\u WIDTH必須設置為16、32或64。

 GTH收發(fā)器鏈路裕度降低

 ●對于高達8.5 Gb/s的GTH收發(fā)器線路速率，發(fā)射器輸出抖動可能會增加0.05 UI，并且高達

 ●當使用多個通道時，接收器輸入抖動容差降低0.05 UI。

 ●對于大于8.5 Gb/s的GTH收發(fā)器線路速率，發(fā)射器輸出抖動可能會增加0.1 UI，甚至更高

 ●當使用多個通道時，接收器輸入抖動容差減少0.1 UI。

 RXOUTCLK端口

 ●對于大于8.5 Gb/s的GTH收發(fā)器線路速率，當配置為使用

 ●RXOUTCLKPCS或RXOUTCLKPMA路徑可以表現出高達線路速率2 UI的相位跳變。

 對于以下應用：

 ●緩沖區(qū)使用模式：在RXOUTCLK時鐘周期上指定2 UI的輸入抖動定時約束。

 ●緩沖區(qū)旁路模式：不能使用RXOUTCLK端口。

三、XC7VX690T-2FFG1927I：中文參數、資料

四、XC7VX690T-2FFG1927I：引腳圖、封裝和3D模型

五、XC7VX690T-2FFG1927I：絲印印字