h1_key

  一、TDC芯片計時技術(shù)

  時間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路，它將連續(xù)的時間信號轉(zhuǎn)換為數(shù)字信號，從而實現(xiàn)時間測量的數(shù)字化。精密時間間隔測量技術(shù)、測量精度通常為亞納秒級，廣泛應用于激光測距、成像、衛(wèi)星導航、高能物理實驗以及醫(yī)學成像等領(lǐng)域。常用的TDC計時方法可以在專用集成電路(Application Specific Integrated Circuit,ASIC)中實現(xiàn)，比如德國ACAM公司推出的TDC-GPX系列，同時國內(nèi)瑞盟科技也推出以其性能一樣的TDC測量芯片MS1022。表1比較了TDC-GP22和MS1022的測量范圍特性，可以看出基本一樣，因此此兩款芯片在低成本測量領(lǐng)域有著廣泛的運用。

  表1 TDC-GP22和MS1022特性

  特性TDC-GP22MS1022

  測量范圍11.雙通道典型精度90ps;

  2.單通道雙精度45ps;

  3.測量范圍3.5ns(0ns)至2.4μs;

  4.20ns最小脈沖間隔，最多可接收4個脈沖;

  5.在測量范圍1中最高可達1百萬次測量每秒1.雙通道單精度模式90ps;

  2.單通道雙精度模式45ps;

  3.測量范圍3.5ns(0ns)至2.4μs;

  4.20ns最小脈沖間隔，最多可接收4個脈沖

  測量范圍21.單通道單精度模式90ps;

  2.雙精度模式45ps，四精度模式22ps;

  3.測量范圍500ns至4ms(4M高速時鐘下);

  4.可測量3個脈沖，并可自動處理3個數(shù)據(jù)1.單通道單精度模式90ps;

  2.雙精度模式45ps，四精度模式22ps;

  3.測量范圍500ns至4ms(4M高速時鐘下);

4.可測量3個脈沖，并可自動處理3個數(shù)據(jù)

  二、基于FPGA的時鐘相移TDC計時原理

  常見的基于FPGA開發(fā)TDC計時技術(shù)有直接計數(shù)法，多相位時鐘采樣法，抽頭延遲線法等等。在本次講解中，主要講解基于多相位的時間數(shù)字轉(zhuǎn)換技術(shù)，后期也會推出多種基于抽頭延遲線法的開發(fā)例子。采用多相位時鐘采樣法(MPCS)，通過多相位時鐘插值，雖然無法達到基于抽頭延遲線法那種結(jié)構(gòu)的皮秒級高精度，但也能設(shè)計出156ps左右的分辨率。這種實現(xiàn)方法更為穩(wěn)定、資源占用更少，測量范圍更大，適用于對精度要求不是特別高的測距、成像系統(tǒng)中。

  圖1為多相位時鐘采樣結(jié)構(gòu)示意圖，其基本工作原理是把單個參考時鐘的直接計數(shù)法轉(zhuǎn)化為采用多路固定相移時鐘對時間間隔進行量化測量。

圖1 多相位時鐘采樣結(jié)構(gòu)示意圖

  圖2為基于8相位時鐘采樣示意圖，時鐘信號經(jīng)過數(shù)字移相后輸出8路頻率相同，相位依次相差(這里n=8)的多路時鐘信號，等效于將每一個Clock周期時鐘n(這里n=8)次切片量化。當選擇的n值越大，即對每個Clock時鐘周期劃分的越精細，分辨率越高，在這里相當于將Clock頻率提高了8倍。假設(shè)系統(tǒng)主時鐘為400Mhz(2.5ns),其測量分辨率變?yōu)?.5ns/8=312.5ps。其計算公式如式1所示。

圖2 基于8相位TDC計時設(shè)計

  圖3為8相位時鐘采樣時序等效圖，可以計算出Start和Stop的相位差。在輸入信號上升沿來之前輸出都為“0”，但在相移時鐘在到之間輸入信號由“0”~“1”電平跳變，對應相移時鐘采樣輸出為高電平“1”。輸出寄存器組每8位一組，可以看出依次為：00000000，00000111，11111111，只要找到“0”~“1”電平跳變點即可得到當前輸入信號上升沿與最臨近的Clock上升沿的時間間隔，就能計算Start和Stop信號的相位差，從而根據(jù)公式1算出時間差。

圖3 8相位時鐘采樣時序等效原理圖

  在時間間隔測量過程中，外部異步輸入時間間隔信號與板載基準時鐘信號存在著不同時鐘域問題，即存在亞穩(wěn)態(tài)現(xiàn)象。在只有一路時鐘信號對其進行測量時，待測時間間隔信號需要利用計數(shù)時鐘信號進行同步處理。而采用MPCS的TDC電路，待測時間間隔信號被多路相位時鐘信號量化，不需要考慮輸入信號與時鐘之間的相位位置，多相位時鐘存在一定的相位約束關(guān)系，其相位差值恒定不變，通過循環(huán)相移時鐘即可精確量化輸入時間間隔信號，但亞穩(wěn)態(tài)產(chǎn)生概率更高，不可忽視。解決的辦法將在下次多相位FPGA實現(xiàn)文章中講解。