h1_key

  AMD宣布 Vitis? 統(tǒng)一軟件平臺 2023.2 版本發(fā)布，該版本提供了一個單一的環(huán)境，便于使用 AMD 自適應 SoC 與 FPGA 簡化高性能設計的設計、仿真與實現。

最新版本發(fā)布了新的功能，例如用于嵌入式 C/C++ 設計的獨立工具、新的統(tǒng)一圖形用戶界面( GUI )以及一系列增強功能，從而簡化了搭載 AI 引擎( AIE )的 AMD Versal 自適應 SoC 的使用。

  新功能助您開發(fā) Versal AIE-DSP 設計

  我們的 2023.1 版本提供了增強的工具，支持基于 AIE 的 DSP 設計的實現。2023.2 版本將這些增強推進了一步，提供了新的 DSP 庫函數、DSP 函數的新的 API 支持，以及 AIE 模擬器/編譯器中的新功能。

  從 2023.2 版本開始，AIE 模擬器/編譯器工具鏈現在可支持 Versal Edge AIE-ML 架構，包括更大型的 AIE-ML 內存塊。這使得在 Versal AI Edge 器件中實現高性能 DSP 設計成為可能。

  面向 AIE 的全新 DSP 庫函數，如混合基 FFT( Mixed Radix FFT )、離散傅里葉變換( DFT )和通用矩陣向量乘法( General Matrix-Vector Multiply )等，都有助于簡化開發(fā)流程。對于 AIE-ML 來說，新的 DSP 庫函數包括額外的 FIR 濾波器配置(半帶、單速率、分數重新采樣器、速率變化插值/抽取)以及通用矩陣乘法( GeMM )和 DFT。

  此版本還為使用 cint32 twiddle 數據類型、面向 Radix-4 FFT 的 cint16，以及向量化的“fix2flt”和“fit2fix”運算執(zhí)行 FFT 提供 API 支持。

  全新的多線程模擬器內核能夠加速 AIE DSP 設計仿真。此外，AIE 模擬器現在還支持使用 MATLAB® 和 Python 的實時流量生成功能進行測試。

Vitis? 分析器現在增加了指導報告，旨在幫助用戶選擇合適的 FIFO 大小，從而防止死鎖擁塞并最大限度提升系統(tǒng)性能與可靠性。

  使用獨立工具快速構建嵌入式設計

  我們聽取了客戶關于需要用于 C/C++ 應用代碼開發(fā)的獨立嵌入式工具的反饋。2023.2 版本推出了 Vitis? Embedded，這是一款根據開發(fā)人員需求而定制的全新工具，旨在為嵌入式處理子系統(tǒng)設計和編譯 C/C++ 軟件。

新工具單個文件下載的大小不到 15 GB，比完整 Vitis 軟件平臺要小得多，不僅可為 Arm® 和 MicroBlaze? 處理器提供完整的編譯器和模擬器，還具備開發(fā)人員進行嵌入式處理子系統(tǒng)設計所需的所有功能。

  借助易于使用的統(tǒng)一界面簡化開發(fā)

  在這個新版本中，我們面向所有 Vitis 工具推出了新的、統(tǒng)一的、下一代圖形用戶界面( GUI )?，F在，開發(fā)人員無需在多個 GUI 中學習與工作了。

Vitis Embedded、Vitis HLS、Vitis 分析器和 AIE 編譯器現在均具有一致的觀感，從而帶來無縫的用戶體驗。